FPGA云服务器设置的相关内容

文章 2024-10-15 来自：开发者社区

基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果VIVADO2019.2仿真结果如下（完整代码运行后无水印）：设置SNR=30db 设置SNR=20db：系统RTL结构图如下： 2.算法涉及理论知识概要十六进制相位移键控（16PSK, 16-Phase Shift Keying）是一种数字调...

文章 2024-10-09 来自：开发者社区

基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果本系统在以前写过的8PSK调制解调系统的基础上，增加了高斯信道模块，误码率统计模块，可以验证不同SNR情况下的8PSK误码情况。 VIVADO2019.2仿真结果如下（完整代码运行后无水印）：设置SNR=30db 其对应星座图：设置SNR=15d...

文章 2024-09-18 来自：开发者社区

基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果vivado2019.2仿真结果如下（完整代码运行后无水印）：本系统在以前写过的ASK调制解调系统的基础上，增加了高斯信道模块，误码率统计模块，可以验证不同SNR情况下的ASK误码情况。设置SNR=20db 设置SNR=12db 设置SNR=8db 设置SNR=4db 设置SNR=0db RTL结构如下： 2.算法涉及理论知识概要 2ASK调制解调是一种数...

文章 2024-09-03 来自：开发者社区

基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果本系统在以前写过的QPSK调制解调系统的基础上，增加了高斯信道模块，误码率统计模块，可以验证不同SNR情况下的QPSK误码情况。 vivado2019.2仿真结果如下（完整代码运行后无水印）： SNR=15DB SNR=10DB SNR=5DB SNR=1DB 系统RTL结构图： 2.算法涉及理论知识概要 QPSK是一种数字调制方式，它将两个二...

文章 2024-08-10 来自：开发者社区

基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果本系统在以前写过的BPSK调制解调系统的基础上，增加了高斯信道模块，误码率统计模块，可以验证不同SNR情况下的BPSK误码情况。 vivado2019.2仿真结果如下（完整代码运行后无水印）： SNR=0db： SNR=5db：系统RTL结构如下： 2.算法涉及理论知识概要 BPSK信号与2ASK信号的时域表达式在形式上是完全相同的，所不同的只是两者基带...

文章 2024-08-04 来自：开发者社区

基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果本系统在以前写过的FSK调制解调系统的基础上，增加了高斯信道模块，误码率统计模块，可以验证不同SNR情况下的FSK误码情况。 vivado2019.2仿真结果如下（完整代码运行后无水印）： SNR=16db SNR=10db SNR=5db SNR=0db RTL结构图如下： 2.算法涉及理论知识概要频移键控是利用载波的频率变化来传递数字信息...

文章 2024-03-21 来自：开发者社区

m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件

1.算法仿真效果本系统进行Vivado2019.2平台的开发，测试结果如下所示： 2.算法涉及理论知识概要电子钟是现代生活中常见的计时工具，其准确性和功能性不断提高。基于FPGA的电子钟设计不仅具有灵活的可定制性，还能通过集成其他功能（如闹钟）来增强实用性。Verilog作为一种广泛使用的硬件描述语言，为FPGA设计提供了强大的描述和仿真能力。FPGA是一种可通过编程配置实现特定功能的集...