文章 2024-10-15 来自:开发者社区

基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果VIVADO2019.2仿真结果如下(完整代码运行后无水印): 设置SNR=30db 设置SNR=20db: 系统RTL结构图如下: 2.算法涉及理论知识概要 十六进制相位移键控(16PSK, 16-Phase Shift Keying)是一种数字调...

基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
文章 2024-10-09 来自:开发者社区

基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果 本系统在以前写过的8PSK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的8PSK误码情况。 VIVADO2019.2仿真结果如下(完整代码运行后无水印): 设置SNR=30db 其对应星座图: 设置SNR=15d...

基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
文章 2024-09-18 来自:开发者社区

基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果vivado2019.2仿真结果如下(完整代码运行后无水印): 本系统在以前写过的ASK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的ASK误码情况。 设置SNR=20db 设置SNR=12db 设置SNR=8db 设置SNR=4db 设置SNR=0db RTL结构如下: 2.算法涉及理论知识概要 2ASK调制解调是一种数...

基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
文章 2024-09-03 来自:开发者社区

基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果 本系统在以前写过的QPSK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的QPSK误码情况。 vivado2019.2仿真结果如下(完整代码运行后无水印): SNR=15DB SNR=10DB SNR=5DB SNR=1DB 系统RTL结构图: 2.算法涉及理论知识概要 QPSK是一种数字调制方式,它将两个二...

基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
文章 2024-08-10 来自:开发者社区

基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果 本系统在以前写过的BPSK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的BPSK误码情况。 vivado2019.2仿真结果如下(完整代码运行后无水印): SNR=0db: SNR=5db: 系统RTL结构如下: 2.算法涉及理论知识概要 BPSK信号与2ASK信号的时域表达式在形式上是完全相同的,所不同的只是两者基带...

基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
文章 2024-08-04 来自:开发者社区

基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR

1.算法仿真效果 本系统在以前写过的FSK调制解调系统的基础上,增加了高斯信道模块,误码率统计模块,可以验证不同SNR情况下的FSK误码情况。 vivado2019.2仿真结果如下(完整代码运行后无水印): SNR=16db SNR=10db SNR=5db SNR=0db RTL结构图如下: 2.算法涉及理论知识概要 频移键控是利用载波的频率变化来传递数字信息...

基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
文章 2023-02-25 来自:开发者社区

m基于FPGA的NBDP系统ARQ单元模块的verilog实现

1.算法描述 NBDP(窄带直接印字电报),全称Narrow-Band Direct-Printing。是GMDSS地面无线民系统中的一种重要通信技术,这个终端设备,要与MF、HF设备联接使用。 什么是NBDP?解决这个问题先要了解一下什么是GMDSS GMDSS指Global Maritime Distress and Safety System的缩写,即全球海上遇险与安全系统。 ...

m基于FPGA的NBDP系统ARQ单元模块的verilog实现

本页面内关键词为智能算法引擎基于机器学习所生成,如有任何问题,可在页面下方点击"联系我们"与我们沟通。

产品推荐

云服务器ECS

做技术先进、性能优异、稳如磐石的弹性计算!

+关注