基于FPGA的SNN脉冲神经网络之IM神经元verilog实现,包含testbench
1.算法运行效果图预览(完整程序运行后无水印) 2.算法运行软件版本vivado2019.2 3.部分核心程序（完整版代码包含详细中文注释和操作步骤视频） ````timescale 1ns / 1ps//// Company:// Engineer://// Create Date: 2020/07/21 07:25:33// De...
基于FPGA的SNN脉冲神经网络之LIF神经元verilog实现,包含testbench
1.算法运行效果图预览(完整程序运行后无水印) 2.算法运行软件版本vivado2019.2 3.部分核心程序（完整版代码包含详细中文注释和操作步骤视频）```//Vtn exp(-dt/tao)reg signed[15:0]d1_Vtn;always @(posedge i_clk or posedge i_rst)begin ...
m基于FPGA的PID控制器实现,包含testbench测试程序,PID整定通过matlab使用RBF网络计算
1.算法仿真效果vivado2019.2、matlab2022a仿真结果如下： 2.算法涉及理论知识概要 PID控制器产生于1915年，PID控制律的概念最早是由LYAPIMOV提出的，到目前为止，PID控制器以及改进的PID控制器在工业控制领域里最为常见。PID控制器（比例-积分-微分控制器），由比例单元 P、积分单元 I 和微分单元 D 组成。通过Kp，Ki和Kd三个参数的设定。PID...
m使用FPGA实现基于BP神经网络的英文字母识别,开发平台为vivado2019.2,verilog编程,附带matlab辅助验证
1.算法描述 神经网络主要由处理单元、网络拓扑结构、训练规则组成。处理单元是神经网络的基本操作单元，用以模拟人脑神经元的功能。一个处理单元有多个输入、输出，输入端模拟脑神经的树突功能，起信息传递作用；输出端模拟脑神经的轴突功能，将处理后的信息传给下一个处理单元，如图1.1所示。基本的神经处理单元其等效于人体的神经元，如图2所示，=> 具有相同功能的处理单元构成处理层。常用的多层...
如何用FPGA加速卷积神经网络(CNN)？
以下主要引用自西安邮电大学李涛老师关于连接智能和符号智能的报告，以及fpl2016上ASU的 Yufei Ma的文章和slide，推荐大家去读下原文。 Scalable and Modularized RTL Compilation of Convolutional Neural Network onto FPGA 地址：http://fpl2016.org/slides/S5b_1.pdf 我....
本页面内关键词为智能算法引擎基于机器学习所生成，如有任何问题，可在页面下方点击"联系我们"与我们沟通。
域名解析DNS
关注DNS行业趋势、技术、标准、产品和最佳实践，连接国内外相关技术社群信息，追踪业内DNS产品动态，加强信息共享，欢迎大家关注、推荐和投稿。
+关注