FPGA云服务器硬件-阿里云

关于硬件加速器FPGA的异构加速流程&龙蜥CI框架及实践介绍 | 第 87-88 期

本周「龙蜥大讲堂」预告来啦！我们邀请了浪潮信息异构加速软件工程师刘科分享《基于 FPGA 的数据库硬件加速研究》、 CICD SIG Maintainer 李晔做《龙蜥社区 CI 框架及实践》主题演讲，精彩多多，快来扫码入群，预定前排小板凳观看直播！直播内容介绍直播主题：基于 FPGA&n...

电子技术课程设计基于FPGA的音乐硬件演奏电路的设计与实现

一、设计任务要求1、课程设计题目设计一个乐曲演奏电路，能够自动播放编写好的音乐。要求将音乐通过实验箱上的喇叭播放出来，用发光二级管显示出乐曲的节拍。（附加功能：本设计在题目所要求的功能全部实现的基础之上又添加了许多附加功能，所有的功能将在“工程设计总述”中阐明，特此声明。）2、设计分析（...

m低信噪比下GPS信号的捕获算法研究,分别使用matlab和FPGA对算法进行仿真和硬件实现

1.算法概述 GPS卫星发送的信号一般由3个分量组成：载波、伪码和导航电文，其中伪码和导航电文采用BPSK技术去调制载波。GPS使用的两个L波段两种载频：为了跟踪GPS信号，首先要捕获到GPS信号。将捕获到的GPS信号的数据传递给跟踪过程，再通过跟踪过程便可得到卫星的导航电文。传统的GPS捕获方法...

FPGA硬件工程师Verilog面试题（五）

习题一：输入序列连续的序列检测点击查看习题解析描述请编写一个序列检测模块，检测输入信号a是否满足01110001序列，当信号满足该序列，给出指示信号match。模块的接口信号图如下：模块的时序图如下：请使用Verilog HDL实现以上功能，并编写testbench验证模块的功能输入描述clk&am...

FPGA硬件工程师Verilog面试题（四）

习题一：根据状态转移表实现时序电路点击查看习题解析描述某同步时序电路转换表如下，请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。电路的接口如下图所示输入描述input Ainput clkinput rst_n输出描述output wire Y代码实现`timescale ...

FPGA硬件工程师Verilog面试题（三）

习题一：4位数值比较器电路点击查看习题解析描述某4位数值比较器的功能表如下。请用Verilog语言采用门级描述方式，实现此4位数值比较器输入描述input [3:0] Ainput [3:0] B输出描述output wire Y2 , //A>Boutput wire Y1 , //A=Bo...

FPGA硬件工程师Verilog面试题（基础篇二）

习题一：多功能数据处理器点击进行在线练习描述根据指示信号select的不同，对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数，当select信号为0，输出a；当select信号为1，输出b；当select信号为2，输出a+b；当select信号为3...

FPGA硬件工程师Verilog面试题（基础篇一）

习题一：四选一多路器点击进行在线练习描述制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d0 11d1 10d2 01d3 00信号示意图：波形示意图：输入描述输入信号 d1,d2,d3,d4 sel类型 wire输出描述输出信号 mux_out类型 wire代码实现`timescal...