HDLBits练习汇总-08-组合逻辑设计测试--加法器电路
半加器创建一个半加器。半加器将两位相加（没有进位）并产生一个两数之和和一个进位。Module Declarationmodule top_module( input a, b, output cout, sum );答案：module top_module( input a, b, output cout, sum ); assign {cout, s...
HDLBits练习汇总-07-组合逻辑设计测试--选择器电路
2选1数据选择器创建一个 1 位宽的 2 对 1 多路复用器。当sel=0时，选择a。当 sel=1 时，选择 b。Module Declarationmodule top_module( input a, b, sel, output out ); 答案：module top_module( input a, b, sel, output out ); ...
Multisim10的4013BD_5V测试电路
4013BD各连接点说明： SD1是置1端，CD1是置0端，D1是输入端，CP1是时钟输入端，O1=D1,~O1=-O1 MS10工程文件 本文转自陈哈哈博客园博客，原文链接http://www.cnblogs.com/kissazi2/archive/2013/01/03/2843201.html如需转载请自行联系原作者 kissazi2
Multisim10的4013BD_5V测试电路
4013BD各连接点说明： SD1是置1端，CD1是置0端，D1是输入端，CP1是时钟输入端，O1=D1,~O1=-O1 MS10工程文件 作者：kissazi2 出处：http://www.cnblogs.com/kissazi2/ 本文版权归作者所有，欢迎转载，但未经作者同意必须保留此段声明，且在文章页面明显位置给出原文连接，否则...
本页面内关键词为智能算法引擎基于机器学习所生成，如有任何问题，可在页面下方点击"联系我们"与我们沟通。
