m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

1.算法仿真效果本系统进行了Vivado2019.2平台的开发,测试结果如下: GFDM调制信号放大: GFDM解调信号放大: 系统RTL结构图如下: 2.算法涉及理论知识概要 随着通信技术的不断发展,人们对数据传输速率和频谱效率的要求越来越高。为了满足这些需求,一种名为广义频分复用(GFDM)的新...

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

1.算法仿真效果本系统进行了Vivado2019.2平台的开发,测试结果如下 整个OFDM结构如下: 2.算法涉及理论知识概要 正交频分复用(Orthogonal Frequency Division Multiplexing, OFDM)是一种多载波调制技术,其基本原理是将高速数据信号分成多个低速...

基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统

基于Xines广州星嵌OMAPL138 DSP+ARM+FPGA无人机避障系统

基于Xines广州星嵌OMAPL138 DSP+ARM+FPAGA硬件平台、毫米波雷达平台以及大疆的无人机平台,开发了一套将毫米波雷达与单目视觉相融合的无人机自主避障演示系统;并利用该无人机自主避障演示系统做了避障飞行实验,初步验证了融合方案在无人机自主避障飞行中的可行性。 图1 无人机避障示意图 ...

FPGA智能传感系统(二)基于FPGA的交通灯设计(二)

FPGA智能传感系统(二)基于FPGA的交通灯设计(二)

程序调试  接下来设置基本的参数信息,比如黄灯的发光时长,红灯的发光时长,绿灯的发光时长等。WIDTH参数用于控制分频,产生1s的时钟,由于系统时钟是50Mhz,所以系统时钟的波形周期为20ns,之后基于这个20ns一个上升沿就可以计数产生分频信号:  其中WIDTH为25_000_0...

FPGA智能传感系统(二)基于FPGA的交通灯设计(一)

FPGA智能传感系统(二)基于FPGA的交通灯设计(一)

 在上一节FPGA智能传感系统(一)Verilog基础入门有介绍基本的语法知识。本节主要是实战交通灯设计。本设计的所有代码、课程任务书、源代码程序、对应PPT、实验结果的视频讲解都在这个基于Verilog语言的FPGA交通灯设计链接。  https://download.csdn.net/downl...

FPGA智能传感系统(一)Verilog基础入门

FPGA智能传感系统(一)Verilog基础入门

 Verilog模块的基本构成要素有三大部分: 端口信息、输入/输出说明、逻辑功能描述。这里将其看成一种计算机语言就行了,没有那么网上说的什么花里胡哨的。计算机语言就是用来实现功能的,我们日常接触最多的就是c++、python这种,做的一般是计算仿真,而这个verilog做的是与硬件相关的,也就是直...

m基于FPGA的交织解交织系统verilog实现,包含testbench

m基于FPGA的交织解交织系统verilog实现,包含testbench

1.算法仿真效果其中Vivado2019.2仿真结果如下: 2.算法涉及理论知识概要 交织解交织系统是一种数据传输技术,广泛应用于通信系统中,以提高数据传输的可靠性和抗干扰能力。该系统通过将数据在发送端进行交织处理,然后在接收端进行解交织处理,使数据的各个位分散到不同的位置上,从而降低信道噪声和干扰...

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

1.算法仿真效果 本系统进行了两个平台的开发,分别是: Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下: 分别进行2路,4路,8路,16路并行串行转换 Quartusii18.0...

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

1.算法仿真效果本系统进行了两个平台的开发,分别是: Vivado2019.2 Quartusii18.0+ModelSim-Altera 6.6d Starter Edition 其中Vivado2019.2仿真结果如下: Quartusii18.0+ModelSim-Altera 6.6d St...

m基于DE2-115开发板的网口UDP数据收发系统FPGA实现

m基于DE2-115开发板的网口UDP数据收发系统FPGA实现

1.算法仿真效果Quartusii18.0+DE2-115开发板测试结果如下: 一个DE2-115做发射,一个DE2-115做接收 发射0010 发射1001 发射1011 2.算法涉及理论知识概要 UDP 是User Datagram Protocol的简称, 中文名是用户数据报协议,是OSI(O...

本页面内关键词为智能算法引擎基于机器学习所生成,如有任何问题,可在页面下方点击"联系我们"与我们沟通。

产品推荐

社区圈子

云服务器ECS
云服务器ECS
做技术先进、性能优异、稳如磐石的弹性计算!
418257+人已加入
加入
相关电子书
更多
基于英特尔®FPGA的数据分析可重构加速
FPGA 在数据中心的应用
阿里巴巴基础设施--FPGA加速解决方案
立即下载 立即下载 立即下载